ケイデンス、インテル18A/18A-P向け設計IPポートフォリオを拡充、AI/HPC開発加速

PR TIMES より

記事の要約

• ケイデンスがインテル18A/18A-Pテクノロジー向け設計IPポートフォリオを拡充
• AI/ML、HPC、モビリティ向けアプリケーションの開発を加速
• Intel Foundry社との協業により、PPA効率化と市場投入時間の短縮を実現

ケイデンス、インテル18A/18A-Pテクノロジー向け設計IPポートフォリオを拡充

ケイデンスは2025年4月29日（米国時間）、インテル18Aおよびインテル18A-Pテクノロジー向けに最適化された設計IPポートフォリオを大幅に拡充したことを発表した。この拡充により、AI、HPC、モビリティアプリケーションの開発が加速されるのだ。

具体的には、Universal Accelerator Link(UALink)、Ultra Ethernet、DDR5、UCIe 1.1 48Gなど、最新の規格に対応した設計IPが追加された。これにより、顧客はインテル18A/18A-Pノードの革新的な機能をフル活用したSoC設計が可能になるのだ。

さらに、Cadence Cerebrus® Intelligent Chip ExplorerなどのAI主導のEDAソリューションも最新のインテル18AノードPDKの認証を受け、最適化されたPPAを提供する。これにより、設計期間の短縮と開発コストの削減に貢献するだろう。

Intel Foundry社との戦略的パートナーシップを通じて、EMIBおよびEMIB-Tテクノロジー向けアドバンストパッケージ設計リファレンスフローも共同開発された。複雑なマルチチップレットアーキテクチャの統合が合理化され、設計サイクルの短縮に繋がるのだ。

ケイデンスとインテルファウンドリーの協業による設計IPポートフォリオ拡充

Intel 18A/18A-Pテクノロジー

インテル18A/18A-Pテクノロジーは、インテルが開発した最新の半導体製造プロセスだ。RibbonFET GAAトランジスタやPowerVia BSPDNなどの革新的な技術を採用している。

• 高性能
• 低消費電力
• 高密度実装

これらの特徴により、AI、HPC、モビリティアプリケーションに最適なプラットフォームを提供する。次世代SoC設計において、市場投入までの時間を短縮できるだろう。

インテル18A/18A-Pテクノロジー向け設計IPポートフォリオ拡充に関する考察

ケイデンスによるインテル18A/18A-Pテクノロジー向け設計IPポートフォリオの拡充は、AI、HPC、モビリティ分野の技術革新を加速させる上で非常に大きな一歩だ。幅広いIPオプションの提供により、顧客は設計の自由度を高め、市場ニーズに迅速に対応できるようになるだろう。

しかし、今後、これらの高度な技術に対応できる設計エンジニアの不足や、設計ツールの複雑化による学習コストの上昇といった課題も発生する可能性がある。ケイデンスは、設計ツールの使いやすさ向上や、エンジニア育成プログラムの提供などを通して、これらの課題への対応を検討する必要があるだろう。

さらに、将来は、より高度なパッケージング技術や、新たな通信規格への対応など、更なるIPの拡充が期待される。ケイデンスとインテルファウンドリー社の継続的な協業により、これらのニーズに対応したソリューションが提供されることを期待したい。

参考サイト/関連サイト